Restador de 4 bits

Con base en el sumador completo de 4 bits, el cual se encuentra disponible en el circuito 74LS83 o 74LS283, es posible aplicar el algoritmo de la resta e implementarlo en un circuito logico. Para ello, se emplea el algoritmo de la resta que es el siguiente.

Para realizar la resta en binario se requiere seguir un algoritmo descrito por los siguientes pasos:

1. Se iguala el numero de cifras en el minuendo y el sustraendo añadiendo ceros a la izquierda del numero con menos cifras.
2. Se conserva el minuendo.
3. Se complementa a 1 el sustraendo. El complemento consiste en la cantidad que le hace falta a un numero para alcanzar el numero maximo de su base. En el sistema binario el complemento a 1 equivale a intercambiar 1 por 0 y 0 por 1.
4. Se suma el minuendo con el sustraendo complementado.
5. Si existe acarreo, se suma el acarreo al resultado de la suma anterior. La existencia del acarreo indica que el resultado es positivo.
6. Si no existe acarreo, se complementa a 1 el resultado de la suma anterior. La no existencia de acarreo indica que el resultado es negativo.

Con base en la anterior descripcion, la resta 10110101₂ – 10001010₂ es:

El resultado es 101011₂ positivo

Ahora por ejemplo la resta 10110101₂ – 11001010₂ es:

El resultado es 10101₂ negativo

Entonces, con base en el algoritmo la resta anteriormente descrito, 1101₂ –1000₂ es:

El resultado es 0101₂ positivo

Asi mismo, con base en el algoritmo la resta anteriormente descrito, 1001₂ –1100₂ es:

El resultado es 0011₂ negativo

Entonces el algoritmo indica los siguientes pasos:

1. Complementar a 1 el sustraendo. Dada dos entradas A y B, el sustraendo se puede complementar haciendo uso de la compuerta NOT.
2. Sumar el minuendo con el sustraendo complementado. Se puede hacer uso entonces del CI 74283. La siguiente figura muestra estos dos pasos.

3. Si el acarreo de salida es 1, entonces se suma al resultado de la suma y el resultado es positivo. Si el acarreo de salida es 0, se debe complementar el resultado de la suma y el resultado es positivo.
   Entonces es debe colocar otro sumador completo, en donde la entrada A sea la salida del sumador de la figura anterior. La entrada B con el dato 0000₂ y el acarreo de entrada se conecta al acarreo de salida del primer sumador. Para el caso en que el acarreo de salida del primer sumador mostrado en la figura anterior, sea 1, se adicionara ese valor al resultado, si es cero se sumara 0, por consiguiente se mantiene el valor.
   Si el acarreo es 0, se debe complementar a 1 la salida. Para ello se plantea la siguiente tabla de verdad.

   Co	Xi	Yi
   0	0	1
   0	1	0
   1	0	0
   1	1	1

   
   En donde C_o es el acarreo de salida de la primera suma. X_i es la salida de la segunda suma (esta salida esta compuesta por 4 bits) y Y_i es la salida definitiva del restador (esta salida esta compuesta por 4 bits). Entonces se obtiene la siguiente expresion Booleana:

Entonces la implementacion definitiva se presenta en la siguiente figura: